LAPORAN PRAKTIKUM ELEKTRONIKA DIGITAL LANJUT

RANGKAIAN SEQUENCE DETECTOR

Disusun untuk memenuhi tugas praktikum Elektronika Digital Lanjut

Oleh

Gaitsha Azzahra Devitrya

231344012

Tanggal Percobaan: Rabu, 4 Desember 2024

Instruktur: Ferry Satria, BSEE., M.T.

PROGRAM STUDI D4 TEKNIK TELEKOMUNIKASI

JURUSAN TEKNIK ELEKTRO

POLITEKNIK NEGERI BANDUNG

2024

DAFTAR ISI

DAFTAR ISI ii
A. TUJUAN 2
B. LANDASAN TEORI 2
C. KOMPONEN YANG DIGUNAKAN 2
D. HASIL PERCOBAAN DAN ANALISIS DATA 3
E. KESIMPULAN 14
DAFTAR PUSTAKA 16

A. TUJUAN

1. Mahasiswa dapat memahami dan melakukan analisa dan sintesa dari suatu state diagram maupun rangkaian.
2. Mahasiswa dapat memahami konsep rangkaian Sequence Detector.

B. LANDASAN TEORI

Sequence Detector adalah mesin keadaan sekuensial yang mengambil string masukan berupa bit-bit dan menghasilkan keluaran 1 setiap kali urutan target terdeteksi. Dalam mesin Mealy, keluaran bergantung pada keadaan saat ini dan masukan eksternal (x). Oleh karena itu, dalam diagram, keluaran ditulis di luar bagian, bersama dengan masukan. Detektor urutan terdiri dari dua jenis:

1. Overlapping (OL), satu input bisa digunakan dua kali; dan
2. Non-overlapping (NOL), satu input hanya bisa digunakan sekali.

Dalam detektor urutan yang overlapping (OL) , bit terakhir dari satu urutan menjadi bit pertama dari urutan berikutnya. Namun, dalam detektor urutan yang non – overlapping (NOL), bit terakhir dari satu urutan tidak menjadi bit pertama dari urutan berikutnya.

Analisa rangkaian sikuensial adalah proses untuk memahami bagaimana sebuah rangkaian bekerja berdasarkan input dan kondisi awal (state awal), serta menentukan keluaran (output) dan state berikutnya. Proses analisis bertujuan untuk membuat deskripsi matematis atau logis tentang perilaku rangkaian.

Sintesa rangkaian sikuensial adalah proses perancangan rangkaian dari deskripsi perilaku atau spesifikasi tertentu. Proses ini bertujuan untuk mengembangkan rangkaian yang memenuhi persyaratan fungsional dengan menggunakan flip-flop dan gerbang logika.


C. KOMPONEN YANG DIGUNAKAN

- Software Proteus
- IC 7474, 7476, 7408, 7432, 7411, 74LS21, 7414
- Resistor 330Ohm, 1K Ohm
- LED
- Push Button
- Power Supply 5V

D. HASIL PERCOBAAN DAN ANALISIS DATA





1. Rangkaian Sequence Detector (1)


a. Gambar Rangkaian



b. Tabel Hasil Percobaan

Input X	1	1	0	1	1	0	1
Output Z	0	1	0	1	0	0	1

Clock Ke-	Input x1	Output Z	Hasil Simulasi
1	1	0	
2	1	1	
3	0	0	
4	1	1	

5	1	0	

c. Analisis Rangkaian

Persamaan Output : Z=Q2.x (Mealy)

Persamaan Input : D= x ⊕ Q1

T=Q1

State Table :

PS	NS/Z	
	x=0	x=1
0 0	0 0/0	1 0/0
0 1	1 1/0	0 1/0
1 1	1 1/0	0 1/1
1 0	0 0/0	1 0/1


State Assigment :

A= 0 0
B= 0 1
C= 1 1
D= 1 0

State Assigment Table :

PS	NS/Z	
	x=0	x=1
A	A/0	D/0
B	C/0	B/0
C	C/0	B/1
D	A/0	D/1

State Diagram :



d. Analisis Hasil Percobaan

Pada percobaan rangkaian Sequence Detector pertama yang merupakan rangkaian Mealy yang dimana setiap state nya memiliki output

yang berbeda beda, maka sequence detector ini tidak dapat dipastikan mengeluarkan output yang sama dengan urutan input yang sama, karena pada percobaan ini, ketika diberikan input x=1 pada clock pertama output LED masi mati atau Z=0 karena pada state diagram output pada state A dilanjutkan pada state D masih dalam keadaan output Z=0. Kemudian saat diberi input 1 dengan clock kedua, output LED menyala dan output Z=1, dan ketika di beri clock ketiga dengan input x=1, output LED mati atau Z=0, karena pada state diagram sudah terlihat ketika present state 1 1 next state nya memiliki dua keadaan output yaitu next pada state C dengan output 0 atau next pada state B dengan ouput 1.


Analisis pendeteksi urutan ini dihasilkan dari perhitungan analisis dari rangkaian hingga menemukan state diagram yang memperlihatkan urutan input agar output mendapat logika 1/menyala dan mendapat logika 0/mati. Namun dapat di analisis juga bahwa rangkaian ini merupakan rangkaian non overlap, karena ketika di beri urutan input x= 1 1, output LED menyala/ beroutput 1, kemudian LED akan mati atau berouput 0 ketika di beri clock dengan input x=1, namun jika di beri clock lagi dengan input x=1, maka LED menyala/ output Z=1.

Rangkaian ini dirancang menggunakan kombinasi gerbang logika AND dan EX-OR serta beberapa flip-flop yang berfungsi sebagai elemen penyimpanan sementara untuk merekam kondisi logika sebelumnya. Kombinasi gerbang logika akan memverifikasi bahwa kedua input tersebut sesuai dengan pola urutan. Jika verifikasi berhasil, output dari gerbang logika terakhir akan menghasilkan logika tinggi (HIGH), yang kemudian diteruskan ke LED.

Hasil simulasi menunjukkan bahwa rangkaian berfungsi sesuai dengan desain. Output berupa LED hanya menyala ketika urutan input `x= 1, 1` diberikan. Ini membuktikan bahwa kombinasi gerbang logika dan flip-flop telah bekerja dengan baik dalam mendeteksi pola input yang sesuai. Sebaliknya, pada kondisi ketika input pertama atau kedua tidak sesuai dengan pola yang diinginkan, LED tetap mati.




2. Rangkaian Sequence Detector (2)


a. Gambar Rangkaian



b. Tabel Hasil Percobaan

Input x1	0	0	1	1	1	1	0	1	1	0	1	1	1	1	0	1
Input x2	0	0	1	1	1	1	1	0	1	1	0	1	0	0	0	1
Output Z	0	0	1	0	1	0	0	0	1	0	0	1	0	0	0	1

Clock Ke-	Input x1	Input x2	Output Z	Hasil Simulasi
1	1	1	1	
2	1	0	0	
3	0	0	0	

4	0	1	0	

c. Analisis Rangkaian

Persamaan Output : Z = x1x2Q1Q3' (Mealy)

Persamaan Input : D1= x2⊕Q1

D2= x1⊕Q2

D3=x1x2Q1Q3'=Z

State Table:

PS	NS/Z			
	x2,x1=0 0	x2,x1=0 1	x2,x1=1 1	x2,x1=1 0
0 0 0	0 0 0/0	0 1 0/0	0 1 1/0	0 0 1/0
0 0 1	0 0 1/0	0 1 1/0	1 1 0/1	0 0 0/0
0 1 1	0 1 1/0	0 0 1/0	1 0 0/1	0 1 0/0
0 1 0	0 1 0/0	0 0 0/0	0 0 1/0	0 1 1/0
1 1 0	0 1 0/0	0 0 0/0	0 0 1/0	0 1 1/0
1 1 1	0 1 1/0	0 0 1/0	0 0 0/0	0 1 0/0
1 0 1	0 0 1/0	0 1 1/0	0 1 0/0	0 0 0/0
1 0 0	0 0 0/0	0 1 0/0	0 1 1/0	0 0 1/0

State Assigment :

A= 0 0 0

B= 0 0 1

C= 0 1 1

D= 0 1 0

E= 1 1 0

F= 1 1 1


G= 1 0 1

H= 1 0 0

State Assigment Table:

PS	NS/Z			
	x2,x1=0 0	x2,x1=0 1	x2,x1=1 1	x2,x1=1 0
A	A/0	D/0	C/0	B/0
B	B/0	C/0	E/1	A/0
C	C/0	B/0	H/1	D/0
D	D/0	A/0	B/0	C/0
E	D/0	A/0	B/0	C/0
F	C/0	B/0	A/0	D/0
G	B/0	C/0	D/0	A/0
H	A/0	D/0	C/0	B/0

State Diagram :



d. Analisis Hasil Percobaan

Rangkaian sequence detector pada percobaan kedua ini memberikan output berupa nyala LED jika mendeteksi urutan `x1, x2 = 1 1`. Cara kerja rangkaian dimulai ketika input logika pertama diberikan. Jika input pertama bernilai `x1 = 1`, sinyal ini akan diproses melalui gerbang logika awal yang memeriksa apakah kondisi awal dari urutan yang diinginkan terpenuhi. Flip-flop pertama akan menyimpan status logika input pertama ini untuk diproses lebih lanjut. Selanjutnya, jika input kedua yang diberikan juga bernilai `x2 = 1`, sinyal ini akan diteruskan melalui jalur logika berikutnya.


Kombinasi gerbang logika akan memverifikasi bahwa kedua input tersebut sesuai dengan pola urutan `1, 1`. Jika verifikasi berhasil, output dari gerbang logika terakhir akan menghasilkan

logika tinggi (HIGH), yang kemudian diteruskan ke LED. Akibatnya, LED menyala sebagai indikator bahwa urutan `1, 1` telah berhasil dideteksi. Sebaliknya, jika input tidak sesuai dengan pola `1, 1`—misalnya, urutan `0, 1` atau `1, 0`—gerbang logika akan memastikan bahwa output tetap logika rendah (LOW), sehingga LED tidak menyala.

Hasil simulasi menunjukkan bahwa rangkaian berfungsi sesuai dengan desain. Output berupa LED hanya menyala ketika urutan input `x1, x2= 1, 1` diberikan. Ini membuktikan bahwa kombinasi gerbang logika dan flip-flop telah bekerja dengan baik dalam mendeteksi pola input yang sesuai. Sebaliknya, pada kondisi ketika input pertama atau kedua tidak sesuai dengan pola yang diinginkan, LED tetap mati.

3. Rangkaian Sequence Detector (3)






a. Gambar Rangkaian



b. Tabel Hasil Percobaan

Input X	0	0	1	1	1	0	1	1	1	0	0	1	1	1	0	1
Output Z	0	0	0	0	1	0	0	0	1	0	0	0	0	1	0	0

Clock Ke-	Input X	Output Z	Hasil Simulasi

1	1	0	
2	1	0	
3	1	1	
4	0	0	
5	1	0	

c. Analisis Rangkaian

Persamaan Output : Z = Q1.Q0 (Moore)

Persamaan Input : J1 = x , K1= x' + Q0'

J0 = X.Q1 , K0= x'

State Table :

PS	NS		Output Z
	x= 0	x=1	
0 0	0 0	1 0	0
0 1	0 0	1 1	0
1 1	0 0	1 1	1

1 0	0 0	0 1	0

State Assigment :

A = 0 0

B = 0 1


C = 1 1

D = 1 0

State Assigment Table :

PS	NS		Output Z
	x= 0	x=1	
A	A	D	0
B	A	C	0
C	A	C	1
D	A	B	0

State Diagram :



d. Analisis Hasil Percobaan

Rangkaian sequence detector yang disimulasikan menggunakan software Proteus dirancang untuk mendeteksi urutan logika input tertentu, yaitu x = 1, 1, 1, dan memberikan output berupa nyala LED. Sebaliknya, jika rangkaian mendeteksi input x = 0, maka LED akan mati. Analisis pendeteksi urutan ini dihasilkan dari perhitungan analisis dari rangkaian hingga menemukan state

diagram yang memperlihatkan urutan input agar output mendapat logika 1/menyala dan mendapat logika 0/mati.

Rangkaian ini terdiri dari beberapa komponen utama, termasuk gerbang logika AND dan OR yang berfungsi untuk memproses logika input, serta flip-flop yang digunakan untuk menyimpan status input sebelumnya. Pada setiap siklus input, flip-flop memperbarui statusnya berdasarkan kombinasi input saat ini dan kondisi sebelumnya, sesuai dengan aturan logika yang dirancang dalam rangkaian.

Proses pendeteksian dimulai ketika input pertama diberikan. Jika input x = 1, rangkaian bergerak ke kondisi berikutnya, menyimpan status input tersebut dalam flip-flop. Jika input kedua juga x = 1, gerbang logika dan flip-flop bekerja bersama untuk memastikan transisi ke kondisi berikutnya. Akhirnya, ketika input ketiga juga x = 1, semua kondisi terpenuhi, dan gerbang logika AND terakhir menghasilkan output logika tinggi (1), yang mengaktifkan LED. Aktivasi LED ini menunjukkan bahwa rangkaian berhasil mendeteksi urutan input yang diinginkan (1, 1, 1).


Sebaliknya, jika pada titik mana pun input x = 0 diberikan, rangkaian akan kembali ke kondisi awal (*reset state*). Hal ini dilakukan melalui jalur logika yang memastikan flip-flop diatur ulang, sehingga LED tetap mati. Dengan kata lain, input 0 memutus urutan dan memaksa rangkaian untuk memulai pendeteksian dari awal. Pendekatan ini memastikan bahwa hanya urutan 1, 1, 1 yang menghasilkan keluaran aktif, sementara urutan lainnya tidak berpengaruh terhadap nyala LED.

Hasil simulasi menunjukkan bahwa rangkaian ini bekerja sesuai dengan prinsip logika digital dan desain *finite state machine* (FSM). Transisi antar-kondisi dikontrol sepenuhnya oleh urutan input yang diberikan, dan LED hanya menyala jika urutan input yang diinginkan tercapai. Secara keseluruhan, simulasi ini membuktikan

bahwa prinsip dasar logika digital dapat diterapkan secara efektif untuk mendeteksi urutan sinyal tertentu.



4. Rangkaian Sequence Detector (4)



a. Gambar Rangkaian



b. Tabel Hasil Percobaan

Input x1	1	0	1	1	1	1	0	0	0	1	1	0
Input x2	0	1	1	0	0	1	1	0	1	1	1	0
Input x3	0	0	1	1	1	1	1	0	1	0	1	0
Output Z	0	0	1	0	0	0	1	1	0	0	1	1

Clock Ke-	Input x1	Input x2	Input x3	Output Z	Hasil Simulasi
1	1	0	0	0	
2	0	1	0	0	

3	1	1	1	1	
4	1	0	1	0	

c. Analisis Rangkaian

Persamaan Output ; Z= Q2'.Q1

Persamaan Input : J2= x1

K2=x3+(x2.Q1)

J1=x2.Q2

K1=x1(x2.Q1)+(x3.Q2')

State Table ;

PS	NS								Output Z
	x3x2x1	x3x2x1	x3x2x1	x3x2x1	x3x2x1	x3x2x1	x3x2x1	x3x2x1	
	0 0 0	0 0 1	0 1 1	0 1 0	1 1 0	1 1 1	1 0 1	1 0 0	
0 0	0 0	1 0	1 0	0 0	0 0	1 0	1 0	0 0	0
0 1	0 1	1 0	1 0	0 0	0 0	1 0	1 0	0 0	1
1 1	1 1	1 0	0 0	0 0	0 0	0 0	1 0	0 1	0
1 0	1 0	1 0	1 1	1 1	0 1	0 1	0 0	0 0	0

State Assigment :

A = 0 0

B = 0 1


C = 1 1

D = 1 0

State Assigment table :

PS	NS								Output Z
	x3x2x1	x3x2x1	x3x2x1	x3x2x1	x3x2x1	x3x2x1	x3x2x1	x3x2x1	
	0 0 0	0 0 1	0 1 1	0 1 0	1 1 0	1 1 1	1 0 1	1 0 0	
A	A	D	D	A	A	D	D	A	0
B	B	D	D	A	A	D	D	A	1
C	C	D	A	A	A	A	D	B	0
D	D	D	C	C	D	B	A	A	0

State Diagram :



d. Analisis Rangkaian

Pada percobaan rangkaian sequence detector ke 4 sama seperti rangkaian sebelumnya, rangkaian ini dirancang untuk mendeteksi pola urutan input x = 1, 1, 1 yang terdiri dari tiga input, dan menghasilkan output berupa LED yang menyala jika pola tersebut terdeteksi. Sebaliknya, LED akan tetap mati jika urutan input tidak sesuai dengan pola yang telah ditentukan.

Rangkaian terdiri dari tiga input utama yang dihubungkan ke gerbang logika dan flip-flop. Flip-flop bertindak sebagai penyimpanan sementara untuk setiap perubahan status logika dari input. Pada saat simulasi, input diberikan secara berurutan untuk menghasilkan pola yang sesuai. Jika ketiga input (x1, x2,

dan x3) memiliki nilai logika 1 secara berturut-turut, gerbang logika akan memproses sinyal tersebut dan memberikan keluaran logika tinggi (high) pada LED, sehingga LED menyala. Namun, jika salah satu dari input tidak bernilai 1, gerbang logika tidak akan menghasilkan output logika tinggi, sehingga LED tetap mati.

E. KESIMPULAN

Dari hasil praktikum yang dilakukan secara simulasi memberikan pemahaman untuk menganalisa rangkaian dengan mencari persamaan, hingga membuat state diagramuntuk mengetahui urutan deteksi yang dimiliki pada suatu rangkaia. Praktikum ini dapat memberikan pemahaman tentang cara kerja rangkaian sequence detector yang menggunakan Mealy atau Moore Machine yang memiliki karatersitik masing-masing.

Praktikum ini juga menunjukkan prinsip dasar dari sistem digital, yaitu bagaimana kombinasi logika dan penyimpanan sementara dapat digunakan untuk mendeteksi pola tertentu.

DAFTAR PUSTAKA

[1] Floyd, Thomas L. *Digital Fundamentals*. Pearson, 2021.